Xilinx采用先進(jìn)的 EDA 技術(shù)和方法，提供了全新的工具套件Vivado，面向未來“All-Programmable”器件。Vivado開發(fā)套件提供全新構(gòu)建的SoC 增強(qiáng)型、以IP和系統(tǒng)為中心的下一代開發(fā)環(huán)境，以解決系統(tǒng)級(jí)集成和實(shí)現(xiàn)的生產(chǎn)力瓶頸，可顯著提高設(shè)計(jì)生產(chǎn)力和設(shè)計(jì)結(jié)果質(zhì)量，使設(shè)計(jì)者更好、更快地創(chuàng)建系統(tǒng)， 而且所用的芯片資源更少。 

為了能讓工程師盡快掌握最新的開發(fā)工具Vivado，加速產(chǎn)品更新及上市進(jìn)程，依元素科技推出為期2天的Vivado高級(jí)培訓(xùn)班。培訓(xùn)中不僅有豐富的理論知識(shí)，還帶有配套的動(dòng)手實(shí)驗(yàn)和案例分析，通過理論與實(shí)踐相結(jié)合，使學(xué)員能有效快速地掌握基于Vivado開發(fā)工具的設(shè)計(jì)流程及其設(shè)計(jì)技巧。

一、培訓(xùn)對(duì)象

1.本課程適合使用過ISE工具并且打算轉(zhuǎn)換為最新的Vivado工具來開發(fā)項(xiàng)目的工程師

2.計(jì)劃使用7系列或最新UltraScale FPGA器件進(jìn)行科研和產(chǎn)品開發(fā)的工程師、教學(xué)教師等工程技術(shù)人員

3.本課程特別適合FPGA工程師在最新UltraScale/UltraScale+或7 系列產(chǎn)品開發(fā)上作為提高設(shè)計(jì)生產(chǎn)力并加速新產(chǎn)品面世的進(jìn)程。

二、培訓(xùn)目標(biāo)  

1.熟悉使用Vivado工具套件進(jìn)行開發(fā)設(shè)計(jì)的流程；

2.學(xué)會(huì)如何進(jìn)行靜態(tài)時(shí)序分析并查看時(shí)鐘網(wǎng)絡(luò)分布；

3.學(xué)會(huì)利用TCL語言進(jìn)行設(shè)計(jì)及分析；

4.學(xué)會(huì)分析時(shí)序異常并采取適合的解決手段；

5.學(xué)會(huì)如何針對(duì)系統(tǒng)同步和源同步接口設(shè)置適合的時(shí)序約束；

6.掌握設(shè)計(jì)調(diào)試的方法及基本技巧；

7.學(xué)會(huì)如何最優(yōu)化HDL編碼技術(shù)和Partition技術(shù)；

8.學(xué)會(huì)增量編譯技術(shù)及ECO快速調(diào)試方法；

9.掌握復(fù)位技術(shù)、同步設(shè)計(jì)技術(shù)、時(shí)序收斂技術(shù)等以提高設(shè)計(jì)性能和穩(wěn)定性；

三、培訓(xùn)特色

1. 培訓(xùn)為期2天，結(jié)合案例分析，全面細(xì)致地講解基于Vivado工具套件進(jìn)行設(shè)計(jì)的流程及技巧。

2. 本課程使用最新版本Xilinx 全球授權(quán)培訓(xùn)課件，課件版本與華為、中興、愛立信、諾基亞等全球知名企業(yè)實(shí)施Xilinx培訓(xùn)所使用的一致，可以滿足實(shí)際工程設(shè)計(jì)的需求。

3. 采用由淺入深地實(shí)戰(zhàn)式教學(xué)，教學(xué)質(zhì)量與課后獲益高。

4. 本課程全部由Xilinx官方授權(quán)認(rèn)證專家授課，授課教師具有多年項(xiàng)目開發(fā)經(jīng)驗(yàn)，并具備華為、中興、諾基亞、愛立信、海康威視等中外馳名企業(yè)或重點(diǎn)高校相關(guān)課程授課經(jīng)驗(yàn)。

5. 培訓(xùn)基于Xilinx開發(fā)平臺(tái)KC705或KCU105，可以動(dòng)手實(shí)戰(zhàn)操作。

6. 課程以實(shí)驗(yàn)為主，在有針對(duì)性和實(shí)用性的實(shí)驗(yàn)中，穿插理論課程加以總結(jié)，以提高學(xué)員的動(dòng)手能力和理論水平。

7. 為學(xué)員配置齊全的實(shí)驗(yàn)指導(dǎo)手冊(cè)，學(xué)員可參考手冊(cè)，在教師輔導(dǎo)下完成全部實(shí)驗(yàn)。

四、學(xué)員基礎(chǔ)

1.具有一定的HDL語言基礎(chǔ)

2.具有一定數(shù)字設(shè)計(jì)經(jīng)驗(yàn)

3.基本了解FPGA架構(gòu)

五、教學(xué)平臺(tái)

備有Xilinx開發(fā)平臺(tái)KC705和KCU105，供現(xiàn)場實(shí)際動(dòng)手操作及相關(guān)實(shí)驗(yàn) 

六、軟件工具

Vivado System Edition 2018.1或以上版本

七、師資團(tuán)隊(duì)

講師團(tuán)隊(duì)來自于全球領(lǐng)先的可編程邏輯解決方案提供商XILINX公司的授權(quán)培訓(xùn)講師及行業(yè)精英組成，具備頂尖FPGA系統(tǒng)設(shè)計(jì)技術(shù)，并有豐富的FPGA系統(tǒng)項(xiàng)目經(jīng)驗(yàn)。領(lǐng)先的FPGA理論和豐富的實(shí)戰(zhàn)經(jīng)驗(yàn)，將帶給學(xué)員以從不同的視角來審視和掌握FPGA系統(tǒng)開發(fā)的精髓，部分師資介紹：

Robert Zhou：知名高校碩士學(xué)位，具有10年以上FPGA項(xiàng)目開發(fā)和技術(shù)支持經(jīng)驗(yàn)，并具有多年的FPGA企業(yè)培訓(xùn)經(jīng)驗(yàn)。

Kenson Zhang：Xilinx官方認(rèn)證培訓(xùn)講師，具有多年的FPGA技術(shù)支持和教學(xué)培訓(xùn)經(jīng)驗(yàn)，賽靈思公司亞太區(qū)最佳講師之一。 

八、培訓(xùn)收益

本課程將為經(jīng)驗(yàn)豐富的 ISE? 軟件用戶提供更新知識(shí)，幫助他們使用 Vivado? Design Suite。了解相關(guān)數(shù)據(jù)庫和靜態(tài)時(shí)序分析 (STA) 機(jī)制。利用 Tcl 進(jìn)行設(shè)計(jì)導(dǎo)航、創(chuàng)建 Xilinx 設(shè)計(jì)約束 (XDC) 并創(chuàng)建時(shí)序報(bào)告。學(xué)習(xí)如何為您的 FPGA 設(shè)計(jì)的 SDR、DDR、源同步和系統(tǒng)同步接口制定適當(dāng)?shù)臅r(shí)序約束；如何利用增量編譯技術(shù)加快設(shè)計(jì)實(shí)現(xiàn)；同時(shí)也將學(xué)習(xí)如何利用系統(tǒng)復(fù)位技術(shù)、同步電路技術(shù)、最優(yōu)化HDL編碼技術(shù)和時(shí)序收斂技術(shù)來提高設(shè)計(jì)性能和穩(wěn)定性。

九、證 書

培訓(xùn)結(jié)束，理論、實(shí)踐雙項(xiàng)考核成績合格者，頒發(fā)Xilinx官方授權(quán)培訓(xùn)FPGA工程師證書。

十、培訓(xùn)時(shí)間和地點(diǎn)

時(shí)間： 2019年5月23日-24日，每天9:30am-17:15pm

地點(diǎn)：南京江北新區(qū)集成電路產(chǎn)業(yè)服務(wù)中心依元素科技南京培訓(xùn)基地

十一、培訓(xùn)費(fèi)用

費(fèi)用：人民幣2980元/人(含教材、實(shí)驗(yàn)資料、午餐和學(xué)習(xí)用具等)，食宿費(fèi)用請(qǐng)自理。

特惠：5月12日前完成報(bào)名和繳費(fèi)，享有95折優(yōu)惠； 三人及以上報(bào)名，享有9折優(yōu)惠。

本活動(dòng)最終解釋權(quán)歸依元素科技所有。

十二、指定收款賬戶

戶  名：深圳市依元素科技有限公司北京分公司

開戶行：招商銀行股份有限公司北京中關(guān)村支行

帳  號(hào)：110911478810902     

十三、 報(bào)名與課程咨詢聯(lián)系方式

報(bào)名鏈接: http://m.m10j.cn/baoming/bm/id/16.shtml 

依元素科技 培訓(xùn)經(jīng)理 張劍森

電 話：18165756976 

郵 箱：kenson.zhang@e-elements.com

附件

“深入淺出玩轉(zhuǎn)Xilinx Vivado工具實(shí)戰(zhàn)設(shè)計(jì)技巧”培訓(xùn)班

課程大綱